دانلود ترجمه مقاله پیاده سازی آرایه دریچه ای برنامه پذیر منطقی قابل پیکربندی – الزویر ۲۰۱۸
16,000 تومان
این نشان داده شده است که پیاده سازی FPGA ANNها ممکن است بیانگر انعطاف پذیری و همچنین سرعت و دقت منطقی محاسباتی بالا در مقایسه با اجرای نرم افزار ANNها باشد. با توجه به کاربرد محاسبات نقطه شناور و دقت بسیار بالای محاسبه تابع فعال سازی، ANN می تواند به صورت آفلاین، به عنوان مثال با استفاده از نرم افزار Matlab یا استفاده از سیستم های پردازش با پردازنده های ARM در پلت فرم هایی مانند Xilinx Zynq آموزش دیده و سپس وزن های محاسبه شده می توانند به طور مستقیم توسط پیاده سازی های توسعه یافته مورد استفاده قرار بگیرند.
عنوان فارسی:دانلود ترجمه مقاله پیاده سازی آرایه دریچه ای برنامه پذیر منطقی قابل پیکربندی
دانلود ترجمه مقاله پیاده سازی آرایه دریچه ای برنامه پذیر منطقی قابل پیکربندی – الزویر ۲۰۱۸:این نشان داده شده است که پیاده سازی FPGA ANNها ممکن است بیانگر انعطاف پذیری و همچنین سرعت و دقت منطقی محاسباتی بالا در مقایسه با اجرای نرم افزار ANNها باشد. با توجه به کاربرد محاسبات نقطه شناور و دقت بسیار بالای محاسبه تابع فعال سازی، ANN می تواند به صورت آفلاین، به عنوان مثال با استفاده از نرم افزار Matlab یا استفاده از سیستم های پردازش با پردازنده های ARM در پلت فرم هایی مانند Xilinx Zynq آموزش دیده و سپس وزن های محاسبه شده می توانند به طور مستقیم توسط پیاده سازی های توسعه یافته مورد استفاده قرار بگیرند.
| عنوان فارسی مقاله: | پیاده سازی آرایه دریچه ای برنامه پذیر منطقی قابل پیکربندی مجدد شبکه های عصبی |
| عنوان انگلیسی مقاله: | |
| سال انتشار میلادی: | 2018 |
| نشریه: |
Publisher : Elsevier – Science Direct (الزویر – ساینس دایرکت) محاسبات عصبی – Neurocomputing |
| کلمات کلیدی فارسی: |
FPGA، شبکه های عصبی
|
| کلمات کلیدی انگلیسی: |
FPGA – Neural networks
|
| تعداد صفحات ترجمه شده: | ۱۷ صفحه (۱ صفحه رفرنس انگلیسی) با فونت ۱۴ B Nazanin |
| نویسندگان: |
Zbigniew Hajduk
|
| موضوع: | هوش مصنوعی |
| دسته بندی رشته: | مهندسی کامپیوتر |
| فرمت فایل انگلیسی: | ۱۸ صفحه با فرمت pdf |
| فرمت فایل ترجمه شده: | Word |
| کیفیت ترجمه: | عالی |
| نوع مقاله: | isi |
| تعداد رفرنس: |
مقاله انگلیسی+ترجمه فارسی
فهرست مطالب
چکیده
۱- مقدمه
۲- پیاده سازی صرفه جویی منابع
۳- پیاده سازی موازی
۴- نیاز به منابع، سرعت محاسبات و دقت
۵- نتیجه گیری ها
منابع
چکیده
این مقاله کوتاه دو پیاده سازی شبکه های عصبی مصنوعی پیشخور در FPGAها را ارائه می دهد. پیاده سازی در نیاز منابع و سرعت محاسبات FPGA متفاوت است. هر دو پیاده سازی با اعمال محاسبات نقطه شناور، توابع فعال سازی با دقت بسیار بالا را اعمال کرده و باعث تغییر آسان ساختار شبکه عصبی بدون نیاز به اجرای دوباره کل پروژه FPGA می شوند.
Abstract
This brief paper presents two implementations of feed-forward artificial neural networks in FPGAs. The implementations differ in the FPGA resources requirement and calculations speed. Both implementations exercise floating point arithmetic, apply very high accuracy activation function realization, and enable easy alteration of the neural network’s structure without the need of a re-implementation of the entire FPGA project.
نمونه ترجمه مقاله:
. مقدمه
بیشتر برنامه های کاربردی شبکه های عصبی مصنوعی موجود (ANNs)، مخصوصا برای محیط تجاری، به صورت یک نرم افزار توسعه یافته اند. با این حال، مورد مشترک ارائه شده توسط سخت افزار ممکن است مزایایی مانند سرعت بالاتر، کاهش هزینه و تحمل بیشتر نقص و خطا (تضعیف ظریف) ارائه دهد [1، 2]. در میان روش های توسعه یافته ی مختلف اجرای ANNها در آرایه های دروازه ای قابل برنامه ریزی میدانی (FPGA ها)، مانند [3 – 6]، نوعی از پیاده سازی وجود دارد که اجازه می دهد ساختار ANN (یعنی تعداد لایه ها و / یا نورون ها و غیره) بدون نیاز به ترکیب و اجرای دوباره کل پروژه FPGA تغییر کند. این ویژگی انعطاف پذیری پیاده سازی ANN را تا سطح مشابه ارائه شده توسط نرم افزار افزایش داده و در عین حال مزایای سخت افزاری را نیز حفظ می کند. متاسفانه، راه حل های موجودی که بر مبنای محاسبات نقطه ثابت هستند (به عنوان مثال، [7 تا 9])، دقت محاسبات تابع فعال سازی را به شدت محدود کرده، و نیاز به ابزار نرم افزار اختصاصی برای تشکیل مجموعه ای از دستورالعمل های کاربر برای کنترل محاسبات ANN در سخت افزار توسعه یافته دارد. بعضی از آنها [9، 10] سبک معماری موازی را اعمال نکرده و تنها از یک تک بلوک عصبی برای محاسبه کل ANN استفاده می کنند. در مورد [10] محاسبه نقطه شناور (FP) استفاده شده و یک دقت نسبتا بالا در تابع فعال سازی به دست مي آيد، با اين وجود امکان تغيير ساختار ANN بدون اجرای دوباره کل پروژه به شدت تحت تأثير قرار مي گيرد.
در این مقاله کوتاه، پیاده سازی FPGA ANNهای پیشخور، یعنی صرفه جویی در منابع و موازی، ارائه شده است. پیاده سازی صرفه جویی در منابع نشان دهنده سرعت بسیار پایین تر در محاسبات نسبت به نوع موازی است، اما نیاز به تعداد بسیار کمی منابع FPGA دارد. هر دو پیاده سازی ها از یک محاسبات دقت نقطه شناور استفاده کرده و یک الگوریتم با دقت بسیار بالا برای محاسبه تابع فعال سازی با تقریب پد تابع نمایی اعمال می کنند. این، امکان بهره برداری مستقیم از وزن و مقادیر بایاس[1] ANN محاسبه شده به صورت آفلاین (برون خطی)، به عنوان مثال، توسط نرم افزار Matlab را ارائه می دهد. ویژگی مهم پیاده سازی های پیشنهادی این است که ساختار ANN به راحتی می تواند با استفاده از جایگزینی بلوک FPGA محتوای حافظه RAM بدون استفاده از ابزار ترکیب FPGA (حتی به صورت آنلاین در طول عملیات سیستم) تغییر کند. ویژگی های ذکر شده در مورد پیاده سازی های توسعه یافته، از آنها یک کاندید محکم و همه کاره برای یک شتاب دهنده سخت افزاری محاسبات ANNs می سازد. مخصوصا، تقریب پد تابع نمایی و همچنین استفاده از بلوک حافظه RAM برای تعریف ساختار ANN نیز تازگی و نوظهوری راه حل پیشنهادی را نشان می دهد.
- پیاده سازی صرفه جویی منابع
پیاده سازی صرفه جویی منابع تنها از یک یا دو جفت بلوک افزایش دهنده نقطه شناور (FP) استفاده می کند (در واقع دو نسخه از این پیاده سازی در نظر گرفته شده است – استفاده از دو جفت بلوک FP که زمان کلی محاسبات را
[1] bias
| دسته بندی رشته های تحصیلی | |
|---|---|
| فرمت فایل | |
| فیلتر بر اساس موضوع | |
| نشریه | |
| سال انتشار میلادی | |
| تعداد صفحات انگلیسی | |
| تعداد صفحات فارسی |
محصولات مرتبط
دانلود ترجمه مقاله
